Page d'accueil

Développement d’un bloc fonctionnel (PLL) d’un circuit intégré en technologie TSMC018, de la conception à la construction des plans de masques

Le but de ce travail de diplôme est de développer un circuit à verrouillage de phase (Phase Locked Loop, ci-après PLL) dans la technologie CMOS 0.18um de TSMC. La fréquence de l’oscillateur contrôlé de la PLL (Voltage Controlled Oscillator, ci-après VCO) sera de 100 MHz tandis que la fréquence de référence, externe au circuit, est de 1 MHz. La tension d’alimentation de la PLL est comprise entre 1.0 et 1.8 volt.