Page d'accueil

Codeur pour un code cyclique détecteur d'erreurs

Le but de ce travail est de réaliser une maquette didactique comprenant un générateur de données, un codeur, un simulateur de canal et un décodeur pour un code cyclique détecteur d'erreurs. Le nombre de bits d'information dans chaque bloc vaut 32. Le polynôme générateur peut être choisi: soit g(x) = x16 + x12 + x5 + 1 (16 bits de contrôle CRC), soit g(x) = x8 + 1 (8 bits de contrôle LRC). Le simulateur de canal a le rôle de permettre l'illustration du résultat du décodage en présence de combinaisons d'erreurs détectables et non-détectables. La maquette est réalisée en utilisant des circuits ALTERA, le langage de programmation étant VHDL.