Page d'accueil

Modélisation VHDL, synthèse puis réalisation dans un FPGA d'un processeur didactique RISC 8 bits

Les processeurs RISC (Reduced Instruction Set Computer) sont actuellement en plein essor. Les moyens informatiques pour le développement de circuits se sont largement démocratisés. Le niveau de complexité atteignable avec des circuits programmables FPGA (Field Programmable Gate Array) dépasse largement celui d'un processeur 8 bits. Ces trois faits, ajoutés aux besoins didactiques liés à la formation d'ingénieurs, sont à l'origine de ce projet.Un processeur mettant en évidence les caractéristiques architecturales d'un processeur RISC a été développé. Sa conception tient également compte des besoins liés au test du processeur lui-même et de son application. Le développement a été effectué en commençant par une description en langage de haut niveau (VHDL), puis en utilisant un outil de synthèse et un simulateur. La description VHDL permettra la réutilisation dans d'autres projets des divers modules développés pour ce processeur. Ce travail a été complété par l'étude et la réalisation d'un système de développement matériel et logiciel pour la mise au point d'applications. La partie matérielle permet la communication entre le processeur et un PC par l'intermédiaire de l'interface parallèle de ce dernier. La partie logicielle est composée d'un assembleur et d'un débogueur réalisés dans l'environnement Turbo Vision mis à disposition par Turbo Pascal et s'inspire très largement du fonctionnement du logiciel Turbo Debug.