Visual HCube
Les schémas de communication inter-processeur présentent un préalable à la compréhension et à l'analyse d'un algorithme parallèle. L'objectif de ce travail consiste à implanter une simulation des algorithmes de communication spécifiques à une architecture SIMD en hypercube et à visualiser son déroulement pas à pas. Un soin particulier est porté à la conception de l’interface graphique et à la modularité du simulateur pour permettre des ajouts futurs.
Etudiant: Raphaël Jouvenat
Année: 1996
Département: TIC
Filière: Informatique et systèmes de communication (anciennement Informatique)
Partenaire externe: EINEV
Enseignant responsable: Claude Evéquoz