Page d'accueil

Interface CAN, conception VHDL et réalisation sur FPGA

Ce projet consiste en l'écriture en VHDL d'une description synthétisable d'une interface pour le bus CAN. L'interface visée est compatible avec le circuit Philips 82C200. Afin de maîtriser le processus de conception et mise au point, la conception se déroule en trois temps : 1) Conception et test des fonctions de bas niveau : synchronisation avec le bus stuffing/destuffing génération/vérification du CRC assemblage/extraction des éléments de la trame. 2) Adjonction des fonctions de plus haut niveau : buffer de données contrôle des communications avec un micro contrôleur 3) Implantation des fonctions disponibles (point 1 ou 2) dans le démonstrateur de bus CAN réalisé au LaMis.