Implémentation d’un codeur-décodeur Reed-Salomon sur FPGA pour des communications spatiales
La tendance dans les missions spatiales est d’intégrer de plus en plus d’instruments de mesure à bord des satellites, ce qui implique une demande en largeur de bande plus importante. Malheureusement la voie descendante (satellite – terre) est limitée et un traitement de données s’avère nécessaire. De plus l’augmentation de données transférées attire de potentiels hackers, surtout lorsque ces dernières sont d’ordre potentiellement stratégique. Il devient donc nécessaire de chiffrer les données échangées entre le satellite et la terre. Un standard pour la transmission des données télémétriques existe au niveau du codage. Un codeur-décodeur Reed-Salomon est utilisé dans ce contexte et doit pouvoir être capable de fonctionner à très haute vitesse. Pour le chiffrage, l’algorithme Advanced Encryption Algorithm (AES) sera utilisé mais il ne doit pas être implémenté dans le cadre du travail de diplôme. Le but de ce travail est de se familiariser avec le design envisagé pour la construction du prototype dans un premier temps et de mettre sur pied une réalisation fonctionnant en temps réel sur FPGA (Field Programmable Gate Array).
Etudiant: Samuele Dietler
Année: 2005
Département: TIC
Filière: Informatique et systèmes de communication (anciennement Informatique) avec orientation en Réseaux et services
Type de formation: Plein temps
Partenaire externe: la HEIG-VD / IICT (dans le cadre d'une collaboration avec l'ESA)
Enseignant responsable: Stephan Robert
Téléchargement:
- Télécharger l'affiche