Page d'accueil

Réalisation d'un multiplieur analogique CMOS de précision

Dans les systèmes de communication numérique employant des modulations vectorielles de type Q-AM, la conversion de fréquence exige des multiplieurs analogiques de haute précision. L'offset et la linéarité sont des paramètres critiques. Ce projet consiste en la conception en technologie CMOS d'un multiplieur analogique à compensation d'offset. La technique utilisée consiste à annuler le signal de sortie lorsque les tensions d'entrée sont nulles. L'offset est ainsi mesuré au moyen d'un circuit ADC, puis mémorisé numériquement. Des sources de courant commandées par le code représentatif de l'offset permettent de décaler la caractéristique de transfert du circuit pour ramener l'offset dans l'intervalle spécifié [réf. CICC'98]. Dans le cas de la fonction de multiplication, la technique a été étendue de manière à annuler l'offset rapporté à chacune des entrées.