Processeur asynchrone
Les architectures de processeurs asynchrones deviennent de plus en plus nécessaires pour les applications à basse consommation et à grande vitesse. Une méthodologie de conception basée sur le modèle QDI (Quasi Delay Insensitive) des circuits asynchrone permet d'obtenir des unités de traitement et des unités de commande sans aléa pour les processeurs en question. Elle conduit à la réalisation de circuits CMOS insensibles à la migration technologique, à la tension d'alimentation et à la température. Ce travail consiste à appliquer la méthodologie de conception en vue de réaliser une version asynchrone du processeur MUPUS développé au CSEM (Centre Suisse d'Electronique et de Microtechnique). Il s'agit en particulier de décrire la version asynchrone du processeur à l'aide d'un ensemble de fichiers VHDL synthétisables.
Etudiant: Alexandre Barrêto
Année: 1999
Département: TIN
Filière: Génie électrique (anciennement Microélectronique)
Enseignant responsable: André Stauffer